スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

えふぴーじーあ

えふぴーじーあ

毎日触れすぎてて、頭がいよいよおかしくなり、
FPGA=フィールドプログラマブルゲイトアレイという固定概念から
度々かい離したいという欲求がえふぴーじーあをついに生み出してしまった。
ちなみにえふぴーじーあは私にとっての楽園を意味している。
えふぴーぎーあは、フロートポイントグレイトエリアの略称で
日本語では、浮動小数の海の楽園を示す。
これは、浮動小数のようにふわふわとした世界で
一度静寂な空間に精神を浸したいという欲求の片鱗でもあったりする。


さて、最近はオモシロスコープの波形表示を続いてトライしている。
スケールの計算が面倒際周りないので、CPUの力技である倍精度フロートポイントで実☆装。
結果は、波形表示が遅すぎて「愚の骨頂」の称号をGET
言い訳をすると、ハードウェアでのフロートポイントで高速演算を試みたのだけれども、
単精度(signle (float))ではなく倍精度(double)で計算させていたため、
ハードウェアで実装させたつもりが、ソフトウェアで実装されていた^^;

まだ具体的な方法は理解していないが、実装までの参考先を見つけたので
最後に私的チラ裏チラ裏することにする。

でも、ハードウェアで実装したいと書いてきたのだけれども、
2のべき乗に着目したシフト計算の方がシンプルなのでそちらでの実装を試む方向性になりそう。
決め打ちなので、精度の信頼性が出るし、処理速度も上がるはずだ。
その分、柔軟に対応できないので、普通のオシロのように可変スケールに対応できない点が欠点に。

実際に可変スケールを使ってみると、使い勝手が思いのほか悪いので
不必要な機能でいいよね・・ふんがっ!

続きを読む

スポンサーサイト

FPGAのメリットとは!

FPGAのメリットとは何があるのかな。

FPGAのメリットの一つとして、大きく挙がるのは、ASICへの捨て駒だ。
ASICは、大量生産によるコスト削減が手っ取り早い。
だけどASICはトライアンドエラーによる手間と費用が膨大になる。
なので、何度も集積回路の変更が可能なFPGAがそのトライアンドエラーを肩代わりし、
基本構想を定めてからASICへ移行したい、といった流れだ。

でも、本当のFPGAの魅力はそこではない。
FPGAの最大の魅力は、短納期による人件費削減及び、パイオニアでの市場独占である。

人件費問題では、短納期での人件費削減。
大量生産大量販売による消耗戦では、パイオニアによる新たな市場の獲得。
が狙えるので、日本が今直面している問題に特効薬的な存在であったりする。

それらを実現できるFPGAの能力として挙がるのが、FPGAの柔軟なインターフェース!!
特に巷で流行っているLVDSは優秀で、好きなバス幅、好きな速度を安易に変更が可能!!
さらに、差動であることからダンピング抵抗値の心配ご無用!
ロジックロック(FPGAの利点を(ry)を利用してスキュー計算をきっちり行えば1G通信も夢ではない!!

あれ、気が付いたらLVDSの話いらないって?
それに、日本がどうのこうの、という前に自分を磨けって?
う、うん\(^o^)/

あるてら☆こんふぃぎゅれーしょん

いきなりですが、プロセッサが下位モジュールのFPGAをコンフィグするといった事にチャレンジしようと思っています。
そこを念頭に置いてもらいながら、話を進めていきます。

FPGAの動きを定めるデータは揮発性のSRAMで構成されています。
なので、電源を切るとデータが消えてしまって、FPGAが動きません。
データが消えてしまっても大丈夫なように、一度電源を切った場合には、FPGAの動きを定めるデータを流し込む作業をします。
このFPGAにデータを流し込みFPGAの動作を設定することを、FPGAをコンフィギュア、コンフィグする、コンフィギュレーションするといいます。

FPGAのコンフィグには、複数の種類があり、大きく分けて3つになります。
パラレルコンフィグ、シリアルコンフィグ、JTAGコンフィグです。
パラレルコンフィグ、JTAGコンフィグについては、私はよくわかりません><
ただし、安価にusb-blasterを作ってみたいに関しては、HUMANDATAさんからリンクをたどると、kolja waschkさんのHPのusb-blasterの資料が参考資料になるかもしれません。
kolja waschkさんのHP http://www.ixo.de/info/usb_jtag/
私はJTAGの知識がないのでJTAGコンフィグに関しては今回はあきらめたいと思います(泣)

そこで残ったシリアルコンフィグに目を付けました。
シリアルコンフィグは多く分けて2つあるようです。
アクティブシリアル(AS)とパッシブシリアル(PS)コンフィグです。
ASコンフィグは、FPGAが外部に保存されているデータを自ら取得する方法です。DE0においては、EPCS4を外部メモリとして利用しています。
PSコンフィグは、外部からFPGAにデータを詰め込み設定する方法です。

上記から、プロセッサから任意のタイミングとデータを入れるといった作業を考えると、PSコンフィグになるので、
PSコンフィグで作業をしていきたいと思います。

幸いにもFPGAボードが二つあるので、近々チェックしていけたらいいなw

(つづけ)

(追記)
カットするパターンがQFPの真下に引かれてるっぽいよ・・・ぼんっ!

あるてら本

今日はFPGA関係の本の紹介ですー。



あるてら本!
http://www.amazon.co.jp/dp/4774148393/

de00.jpg
DE0本!
http://www.amazon.co.jp/dp/478983137X

moriokasan.jpg
個人的におすすめ本!
amazon等でプレミア価格で売ってるようです><
自分はプレミアで買いましたごほごほ


あとは、FPGAを始めるのなら、terasic社のDE0をおすすめします。
DE0用に噛み砕いた上記本の資料もありますし、
terasicの評価ボードはソフトウェアやハードウェアの動くサンプルが付属しているからです。
身近にFPGAをバリバリしている方がいるなら、その人に教えてもらうのが一番ですけどね><

私はFeederなので色々教えてもらってます(^ω^)ノ

放熱器の設計

放熱器の設計についてのメモ書きです。

全ては(1)式を満たすように設計します。
最大温度 - 周囲温度 ≧ 熱抵抗 × 発熱 ・・・(1)
(1)式を満たすように発熱、温度、熱抵抗のパラメータを変更することで素子の破壊を回避できることを示しています。

但し、熱抵抗は以下の3つのパラメータで表現されます。データシート等に記載されています。
・パッケージの熱抵抗 一桁程度
・接合部の熱抵抗 0.X程度
・放熱器の熱抵抗 大きなもので一桁、小さなもので二桁程度。
放熱器無しの場合、4,50程度。


手軽に高性能で使いたいけどどうすればいいの?
熱抵抗を下げる
熱抵抗を下げることが一番の得策です。大きな放熱器を使用する程、大きく下げることができます。
パッケージに依存しますが放熱器無しの場合、熱抵抗は4,50程度になります。放熱器を取り付け熱抵抗を一桁代に抑えることで、放熱器無しの場合の最大5倍程度の発熱量が許容されます。
モーター駆動においてFETを利用する場合、小型なものなら大丈夫かもしれませんが、大型のものは放熱器を必ずつけてね><
発熱を下げる
発熱は、素子の通電流と抵抗値で求められ、発熱を抑えることは素子の性能値を落とすことに直結します。
なので発熱を抑えることは得策ではありません。
周囲温度を下げる
温度は、使用している過程で周囲温度も上昇してくるので周囲温度を冷却及び維持をファン、水冷、ペルチェ素子等で行うことで期待できます。
ですが、ファンや水冷は大掛かりな装置となり、趣味の範囲では得策ではありません。
プロフィール

nontop(すくみぃ)

Author:nontop(すくみぃ)
回路好きのへっぽこ大学生。

最近はFPGAを主にいじっています。
将来は組み込み屋志望。

FPGA関連はこちら

twitter
最新記事
月別アーカイブ
カテゴリ
リンク(エリア)
検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。